什麼是FinFET?

大家好，這裡是【射頻學堂】。

提到FET，學電子的人都比較熟悉，FET就是Field-Effect Transistor，場效電晶體。FET是一種常見的三埠半導體器件，比較常見的是JFET（結型場效應電晶體）和金屬氧化物場效電晶體MOSFET。下圖給出了常見的場效電晶體的工作示意圖，

那麼FinFET到底是什麼呢？FinFET被稱為鰭式場效應電晶體，是一種新的互補式金氧半導體電晶體。該項技術的發明人是加州大學柏克萊分校的胡正明教授。

FinFeT與平面型MOSFET結構的主要區別在於其溝道由絕緣襯底上凸起的高而薄的鰭構成，源漏兩極分別在其兩端，三柵極緊貼其側壁和頂部，用於輔助電流控制，這種鰭形結構增大了柵圍繞溝道的面，加強了柵對溝道的控制，從而可以有效緩解平面器件中出現的短溝道效應，大幅改善電路控制並減少漏電流，也可以大幅縮短電晶體的柵長，也正由於該特性，FinFET無須高摻雜溝道，因此能夠有效降低雜質離子散射效應，提高溝道載流子遷移率。

FinFET的主要特點是，溝道區域是一個被柵極包裹的鰭狀半導體。沿源漏方向的鰭的長度，為溝道長度。柵極包裹的結構增強了柵的控制能力， 對溝道提供了更好的電學控制，從而降低了漏電流，抑制短溝道效應。 然而FinFET有很多種，不同的FinFET有不同的電學特性。下面根據襯底類型、溝道的方向、柵的數量、柵的結構，分別給予介紹。SOI FinFET 和體FinFET。根據FinFET襯底，FinFET可以分成兩種。一種是SOI FinFET，一種是體FinFET。FinFET形成在體矽襯底上。由於製作的工藝不同，相比於SOI襯底，體矽襯底具有低缺陷密度，低成本的優點。此外，由於SOI襯底中埋氧層的熱傳導率較低，體矽襯底的散熱性能也要優於SOI襯底。

Buk FinFET，SOI FinFET具有近似的寄生電阻、寄生電容，從而在電路水平上可以提供相似的功率性能。但是 SOI 襯底的輕鰭摻雜FinFET，相比於Buk FinFET，表現出較低的節電容，更高的遷移率和電壓增益的電學性能。

FinFET到底有多牛？

對於場效電晶體，我們最常用的是MOSFET，全稱是金氧半導體場效電晶體：Metal Oxide Semiconductor Field Effect Transistor。MOSFET在1960年由貝爾實驗室（Bell Lab.）的D. Kahng和 Martin Atalla首次實作成功，這種元件的操作原理和1947年肖克利（William Shockley）等人發明的雙載流子結型電晶體（Bipolar Junction Transistor,BJT）截然不同，且因為製造成本低廉與使用面積較小、高整合度的優勢，在大型積體電路（Large-Scale Integrated Circuits,LSI）或是超大型積體電路（Very Large-Scale Integrated Circuits,VLSI）的領域裡，重要性遠超過BJT。

但是MOSFET發明至今已有六十多年曆史，隨著半導體制程工藝的進步，MOSFET的限制越來越明顯。我們知道，在 MOSFET 中，柵極長度（Gate length）大約 10 奈米，是所有構造中最細小也最難製作的，因此我們常常以柵極長度來代表半導體工藝的進步程度，這就是所謂的工藝線寬。柵極長度會隨工藝技術的進步而變小，從早期的 0.18 微米、0.13 微米，進步到 90 奈米、65 奈米、45 奈米、22 奈米，到目前最新工藝 10 奈米。當柵極長度愈小，則整個 MOSFET 就愈小，而同樣含有數十億個 MOSFET 的晶片就愈小，封裝以後的積體電路就愈小，最後做出來的手機就愈小囉！。

10 奈米到底有多小呢？細菌大約 1 微米，病毒大約 100 奈米，換句話說，人類現在的工藝技術可以製作出只有病毒 1/10（10 奈米）的結構，厲害吧！

但是當柵極長度縮小到 20 奈米以下的時候，遇到了許多問題，其中最麻煩的是當閘極長度愈小，源極和漏極的距離就愈近，柵極下方的氧化物也愈薄，電子有可能偷偷溜過去產生漏電（Leakage）；另外一個更麻煩的問題，原本電子是否能由源極流到漏極是由閘極電壓來控制的，但是柵極長度愈小，則柵極與通道之間的接觸面積（圖一紅色虛線區域）愈小，也就是閘極對通道的影響力愈小，要如何才能保持閘極對通道的影響力（接觸面積）呢？

因此美國加州大學伯克萊分校胡正明、 Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授發明了鰭式場效電晶體（Fin Field Effect Transistor，FinFET），把原本 2D 構造的 MOSFET 改為 3D 的 FinFET，如圖二所示，因為構造很像魚鰭 ，因此稱為鰭式（Fin）。

由圖中可以看出原本的源極和漏極拉高變成立體板狀結構，讓源極和漏極之間的通道變成板狀，則柵極與通道之間的接觸面積變大了（圖二黃色的氧化物與下方接觸的區域明顯比圖一紅色虛線區域還大），這樣一來即使柵極長度縮小到 20 奈米以下，仍然保留很大的接觸面積，可以控制電子是否能由源極流到汲極，因此可以更妥善的控制電流，同時降低漏電和動態功率耗損，所謂動態功率耗損就是這個 FinFET 由狀態 0 變 1 或由 1 變 0 時所消耗的電能，降低漏電和動態功率耗損就是可以更省電的意思囉！

FinFET是柵極長度縮小到 20 奈米以下的關鍵，擁有這個技術的工藝與專利，才能確保未來在半導體市場上的競爭力。

當然場效電晶體也不是一成不變的，FinFET也不會是最終的選項，其演進一直在進行中。在過去的 17 年中，CMOS 技術在製造和建築中使用的材料方面取得了重大進展。第一個巨大飛躍是在 90 nm 技術節點引入應變工程。隨後的步驟是具有 45 nm 高 k 電介質的金屬柵極，以及 22 nm 節點的 FinFET 架構。2012 年標誌著第一個商用 22nm FinFET 的誕生。FinFET 架構的後續改進提高了性能並減少了面積。FinFET 的 3D 特性具有許多優勢，例如增加鰭片高度以在相同的佔位面積下獲得更高的驅動電流。圖 2 顯示了 MOSFET 結構的演變：雙柵、三柵、pi 柵、omega 柵和環柵。由於結構簡單且易於製造，雙柵極和三柵極 FinFET 很常見。儘管 GAA 器件是在 FinFET 之前提出的，但後者更適合執行生產。

未來，到底屬於那種技術，讓我們拭目以待，並努力向前。

參考文獻

1. 半導體最新技術-FinFET工藝簡介 https://www.rs-online.com

2. FinFET Design, Manufacturability, and Reliability， https://www.synopsys.com/

3. https://www.utmel.com/blog/categories/transistors/introduction-to-finfet

4. https://baike.baidu.com/item/MOSFET?sefr=cr

5. https://baike.baidu.com/item/%E9%B3%8D%E5%BC%8F%E5%9C%BA%E6%95%88%E5%BA%94%E6%99%B6%E4%BD%93%E7%AE%A1/23200647

註釋：【射頻學堂】轉載，原創的所有文章皆歸原作者所有，分享旨在學習，如有異議，請聯繫射頻學堂刪除或者更改。祝您在射頻學堂，學習多多，收穫多多！